IP/SOC 开发平台现有IP资源
序号 | IP名称 | IP说明 | IP供应商 | 可支持项目数 |
1 | RISC-V处理器IP核 | 对标 Cortex-M3（具体参数详见具体参数详见国产IP参数） | 芯来智融半导体科技（上海）有限公司 | 2 |
对标 Cortex-M4/M4F（具体参数详见国产IP参数） | 2 |
2 | 多次可编程存储器IP核 | 适用于逻辑工艺;高可靠性；最多额外增加1层的光罩；超过1万次的程序擦写；高速率&低功（具体参数详见具体参数详见国产IP参数） | 成都锐成芯微科技股份有限公司 | 4 |
3 | 密码IP核 | 符合国家密码局要求的国产密码算法模块和真随机数发生器模块（具体参数详见具体参数详见国产IP参数） | 深圳市纽创信安科技开发有限公司 | 2 |
深圳市高新技术产业促进中心
2022年9月9日
（联系人：关保贞，电话：86168680、13651442415）
IP/SOC开发平台现有国产IP参数
一、系列RISC-V处理器IP核
RISC-V处理器IP能满足AIoT时代的各类需求，广泛应用于物联网，工业控制，存算一体,AI以及汽车电子等，其架构具体开放性，先进性，简洁性，模块化，扩展性五大特点，本次采购的RISC-V处理器IP具体要求为：
1、支持RV32I/EMACB指令集，2级流水线，可配置本地存储单元，硬件乘除法器，I-Cache，可信执行环境TEE等。1.64/3.66 DMIPS/MHz(Legal/Best Effort),3.78 CoreMark/MHz。（对标ARM Cortex-M0/M0+,M3,M23）
2、支持RV32IMACFDPB指令集，3级流水线，可配置SIMD DSP扩展，单/双精度浮动，硬件乘除法器，I-Cache/D-Cache，可信执行环境TEE等。1.89/3.68 DMIPS/MHz(Legal/Best Effort),4.02 CoreMark/MHz。（对标ARM Cortex-M33,M4,M4F）
3、支持RV32IMACFDPB或RV64IMACFDPB指令集，6级流水线，可配置SIMC DSP扩展，单/双精度浮动，L2 Cache，MMU，硬件乘除法器，I-Cache/D-Cache，可信执行环境TEE等。1.65/4.2 DMIPS/MHz(Legal/Best Effort),3.5 CoreMark/MHz。（对标ARM Cortex-M7,R4,R5,A5,A7。）
二、多次可编程存储器IP核
多次可编程存储器（Multi Time Programmable存储器）IP可多次编程，具有实现灵活配置的数据存储能力，可以复用到各种IC设计中。适用于既要有一定配置灵活性，又要有低成本需求，主要应用于需要迅速量产的便携式IC产品。本次采购的多次可编程存储器IP核具体要求为：
1. 嵌入式应用要求：MTP存储器IP能够满足多种嵌入式应用领域包括：MCU的存储单元、取代传统OTP、eFlash、CMOS图像传感器修复、数据存储、射频识别技术中标识信息的存储以及SoC中初始信息的存储等等。
2. 容量要求：MTP存储器IP的容量要求在32bit至1Mbit之间，数据宽度在8bit到64bit之间，能够根据客户的需求灵活配置。
3. 技术要求：存储单元采用2T1C结构，根据应用支持高密度HD (High Density)、高可靠性HR (High Reliability)、超低功耗ULP (Ultra Low-Power)等三种技术模式，技术细节详见下表：
工艺模式 | 高密度HD | 高可靠性HR | 超低功耗ULP |
标准制程 | √ | √ | √ |
额外的光罩层 | 1-2 | 0 | 1 |
逻辑工艺的兼容性 | √ | √ | √ |
晶圆生产成本 | 标准的逻辑工艺相当 | 标准的逻辑工艺相当 | 标准的逻辑工艺相当 |
工艺相关性 | 低 | 低 | 低 |
制程开发时间 | 6个月 | 6个月 | 6个月 |
技术可测性 | 高 | 高 | 高 |
系统内可编程 | √ | √ | √ |
可擦除 | √ | √ | √ |
存储单元大小 | 小 | 中 | 中 |
快速对接代工厂/工艺 | √ | √ | √ |
数据保持时间 | 10年 | 10年 | 10年 |
消费级产品 | √ | √ | √ |
工业级产品 | √ | √ | √ |
汽车级产品 |
| √ |
|
4. 工艺要求：MTP存储器IP采用标准的CMOS逻辑工艺实现；要能支持主流代工厂商的主流标准生产工艺。具体包括：
代工厂工艺 | 中芯国际 | 格罗方德 | 台联电 | 华虹宏力 | 合肥晶合 | 华润上华 | 粤芯 | 积塔 | 中芯绍兴 | 矽佳 |
0.18um | √ | √ | √ | √ |
| √ | √ | √ | √ | √ |
0.15um |
|
|
|
|
| √ |
|
|
| √ |
0.13um | √ |
|
|
|
|
|
|
|
| √ |
0.11um | √ |
| √ |
| √ |
|
|
|
| √ |
90nm | √ |
|
| √ |
|
|
|
|
|
|
注：√代表IP必须支持该工艺
三、密码IP核
密码是保障网络空间安全的核心技术支撑。密码技术已经在金融、国家电网、交通、教育等很多领域得到广泛应用。通信网络、物联网、大数据、云计算、人工智能、工业互联网、网络安全等信息技术对保障网络安全提出了新挑战。本次采购的采购标的为符合国家密码局要求的国产密码算法模块和真随机数发生器模块，包括加解密的SM2算法硬件模块、SM3算法硬件模块、SM4算法硬件模块和真随机数发生器硬件模块。技术需求为：
标的产品 | 指标项 | 指标要求 |
SM2（国密标准非对称密码算法模块） | 1 SM2（国密标准非对称密码算法模块） |
1-1硬件IP性能 | 签名 ≥30次/s；验签 ≥15次/s @100MHz |
1-2 IP接口 | AXI 或 AHB |
1-3 IP工作温度范围 | -25℃至85℃ |
*1-4硬件IP安全性 | 符合国密一级要求 |
1-5可靠性 | 可以正常运行10年以上 |
1-6代码要求 | 支持FPGA集成和ASIC集成 |
SM3（国密标准散列函数模块） | 2 SM3（国密标准散列函数模块） |
2-1硬件IP性能 | 50Mbps @100MHz |
2-2 IP接口 | AXI 或AHB |
2-3 IP工作温度范围 | -25℃至85℃ |
*2-4硬件IP安全性 | 符合国密一级要求 |
2-5可靠性 | 可以正常运行10年以上 |
2-6代码要求 | 支持FPGA集成和ASIC集成 |
2-7 使用案例 | 提供2个以上使用案例文档（合同或应用报告） |
SM4（国密标准对称密码算法模块） | 3 SM4（国密标准对称密码算法模块） |
3-1硬件IP性能 | 100Mbps @100MHz |
3-2 IP接口 | AXI或 AHB |
3-3 IP工作温度范围 | -25℃至85℃ |
*3-4硬件IP安全性 | 符合国密一级要求 |
3-5可靠性 | 可以正常运行10年以上 |
3-6代码要求 | 支持FPGA集成和ASIC集成 |
TRNG（真随机数发生器模块） | 4 TRNG（真随机数发生器模块） |
4-1硬件IP性能 | 大于1.5Mbps |
4-2 IP接口 | AXI或 AHB |
4-3 IP工作温度范围 | -25℃至85℃ |
*4-4硬件IP安全性 | 符合GM 0008-2012 |
4-5可靠性 | 可以正常运行10年以上 |
4-6 工艺依赖 | 不依赖工艺 |
4-7代码要求 | 支持FPGA集成和ASIC集成 |
4-8 测试报告 | 提供第三方符合GM 0008-2012硅测试报告 |
