Synopsys Low Power Flow HLD/PnR专家级技术培训

培训内容及时间：

1、Low Power Flow HLD (Front-End)：9:30AM – 5:30PM,2018年10月30~31日（2天）

2、Low Power Flow PnR (Backend Flow)：9:30AM – 5:30PM,2018年11月1日（1天）

培训地址：深圳市科技园中区科技中二路软件园一期四号楼六楼626 SZICC

培训导师: synopsys专家级工程师

主办单位：国家集成电路设计深圳产业化基地

协办单位：synopsys

详细课程：Course Outline

Day 1

Introduction to Low Power Solution

Specifying Power Intent: UPF (Lab)

RTL Synthesis (Lab)

Hierarchical UPF Flow and DFT (Lab)

Day 2

Lab-4: Hierarchical UPF Flow and DFT (Lab Contd.)

Logic Equivalence Checking (Lab)

Static Timing and Power Analysis (Lab)

Multi Voltage Rule Checking (Lab)

Synopsys Tools Used

Design Compiler - Topographical

Design Vision

DFT Compiler (with DFTMAX enabled)

Power Compiler

Formality

PrimeTime

PrimeTime-PX

Day 3

Introduction

Lab UPF and overview

MV Design Planning (Lab)

MV Power Planning (Lab)

MV Block Implementation

Customer Support

课程咨询：

联系人：庹纯果075586168846（教育中心）

联系人：关保贞075586168680（EDA平台）

传真: (0755)86168959  E-mail: tuocg@szicc.net