为帮助深圳企业培养IC设计人才，深圳市高新技术产业促进中心（国家集成电路设计深圳产业化基地）将开展验证技术管理课程培训。本课程从数字芯片验证的角度分析如何保证一款数字芯片的成功流片，分别从simulation验证、FPGA prototyping验证系统以及硬件加速器验证方法出发，重点讲解simulation过程中UVM运用的基本技巧和方法。课程与产业紧密结合，将为学员带来simulation的demo演示和实际操作，展示芯片验证方法学的研发流程，便于学员理解和掌握simulation中UVM验证方法学，旨在优化学员验证的思路与策略。具体安排如下：
培训费用：公益培训
以深圳企业名义报名，培训报名表需加盖公章，押金500元/次/人（原则上每家企业不超过3人），若按时参加培训，将原渠道退回押金，若无故缺席则不退押金；
若同一家企业报名人数大于3人，超出人数需在培训前按500元/次/人缴齐资料费；
以个人名义报名，培训费每人1500元。
培训时间：2023年9月25日-27日 9:00-18:00
主办单位：国家集成电路设计深圳产业化基地
培训方式：线下授课
培训地点：深圳南山区科技中二路软件园一期四栋六楼-国家集成电路设计深圳产业化基地
培训讲师：本课程教师毕业于西安交通大学微电子学院，拥有十多年数字芯片设计验证经验，在海思半导体、兆易创新、Mentor Graphics等知名公司任职。对芯片设计领域各岗位有较深的理解，吸收华为海思的开发经验，能够结合EDA厂商的工作经验，为学员带来业界先进的验证手段。
联系人：冯工，手机/微信：17692416764
适合参加培训人员：从事数字集成电路设计相关工作的人员
具体培训内容与安排如下：
序号 | 授课内容 | 课时 |
0 | 数字芯片设计验证方法与策略规划 讲解数字验证技术的发展。国内外验证技术与EDA相关验证软件的介绍。数字芯片如何保证验证成功。 | 1学时 |
1 | System Verilog语言基础 讲解继承、封装、多态的基础。 通过多个代码example实操演示，熟悉面向对象的基本特性。为数字芯片UVM验证方法学的学习建立语言基础。 | 4学时 |
UVM验证平台以及结构 针对UVM验证平台的组件进行详细介绍，介绍各个验证组件的作用以及加入的原因。将一个简单的验证平台，逐渐扩展为带有driver、interface、monitor、transaction、env、agent、reference model、scoreboard、sequencer和sequence等各个组件的完整验证平台，从普通验证平台到UVM验证平台的迁移过程。 通过这个验证平台，认识到通用验证方法学的通用性，为移植验证平台打好基础。 通过8个组件逐步加入的实操练习，构建整个UVM的验证体系。 |
2 | Transaction与Sequence 讲解UVM当中transaction中所构造的数据属性、方法和函数算法等与我们所验证的DUT的数据流之间的关系。Sequence如何产生验证激励，以及UVM如何启动sequence。 通过本章节学习，你将：理解UVM如何产生激励；创建 UVM sequence items (transactions)；构造简单的 UVM sequences；理解sequence和driver之间的握手机制。 | 6学时 |
Sequencer、Drivers与TLM 讲授Sequencer的定义和作用，如何将Sequence产生的激励发送到Driver上，Driver如何将相应的transaction定义好的数据以DUT能接受的方式驱动到DUT内部。Sequencer与Driver的通信握手机制。介绍Sequencer与Driver之间的TLM机制。 通过实操练习，掌握port和export的用法。 |
Monitor与Agent 讲解Monitor的作用，在DUT的接口上采样封装数据，根据具体需求分别将数据传送到不同的组件上去，完成相应的功能。 |
Scorboard与Enviroment 讲解Scorboard的作用与构造方法，与其相通信的组件之间的关系与通信，平时在构造Scorboard的时候应该注意的分解点，经常讲的Checker和Reference Model与Scorboard的关系，如何理解这些组件之间的练习。 |
Configuration与Factory 讲解UVM验证平台需要配置的参数，灵活运用配置手段。深入理解UVM的Factory机制的本质。讲解Factory机制下的各种重载方式，理解UVM验证平台复用的好处。 |
3 | TLM通信机制 讲解TLM通信机制的本质，以及验证平台中各个组件的通信。将UVM的各个组件之间连接起来的纽带，最终形成一个闭环的验证平台。 | 4学时 |
Phase机制 讲解Phase机制的定义和执行顺序。phase的调试和跳转。参数化phase的必要性。 |
寄存器机制 讲解寄存器模型的概念，有寄存器模型能做的事情以及如何将寄存器模型集成到验证平台中。层次化的寄存器模型，多域多地址的寄存器操作。 |
4 | Assertion精讲 • 设计意图相关断言 非期望的状态跳转；死锁；活锁；FIFOs，onehot等。 • 模块接口相关断言 模块间协议验证；非期望组合（如果req为'0'，ack不能为'1’）；稳定状态要求（当从设备声明write_queue_full时，主设备不能声明write_req）。 • 芯片功能意图相关断言 导致目标重试的PCI事务最终将在重试队列中结束。 • 芯片接口相关断言 商业上可用的标准总线断言VIP可用于全面检查您的设计是否符合标准协议，如PCIX，AXI等。关于IO功能的设计。 | 4学时 |
功能覆盖率驱动验证 讲解功能覆盖率的定义与意义。讲解覆盖率点：对一个信号或者变量出现的值的定义或分类。交叉覆盖率点：对多个相互关联的信号或者变量可能出现的值的正交叉值，可以是两个或者多个，但最好不超过三个。建立能够自动统计功能覆盖率的模型，通过该模型，可以方便得到当前的功能覆盖率，并根据它调整验证策略，使仿真尽快收敛。 |
5 | FPGA原型验证平台 何为原型验证？为什么要做原型验证？原型验证验证啥？ | 4学时 |
6 | 硬件加速器验证平台 硬件加速器验证方法学，为何做原型验证，什么情况下需要做原型验证。 | 2学时 |
7 | 数字芯片验证总结 | 1学时 |
8 | FIFO验证平台 FIFO的UVM验证平台快速搭建；支持一个数字芯片验证项目，FIFO在数字芯片领域应用广泛，且包含众多知识点，无论从设计角度还是验证角度，都是一个很好的学习手段。 FIFO项目的验证平台的实操练习掌握UVM验证。 | 6周（线上答疑） |
本次培训报名大于30人开班，40人截止，先到先得。请有意参加培训者于9月20日前通过报名链接报名，并将报名表发送至邮箱fengt@szicc.net。报名信息经审核后将回复确认，一经确认，不能无故缺席，培训现场将实名签到。报名链接：https://www.wjx.top/vm/mpwDppP.aspx#
