为提升深圳集成电路设计水平，国家集成电路设计深圳产业化基地将开展复杂数字系统设计培训，通过理论讲述、案例分析和设计实验掌握复杂数字系统设计方法与熟悉运用设计工具，帮助企业员工构建科学思维方式和解决复杂电路问题能力。本次培训特邀厦门大学教授、博士生导师周剑扬作为讲师。
具体安排如下：
培训费用：公益培训
培训时间：2024年12月4日-6日（周三-周五）9：00-17:30
培训地点：深圳市南山区深圳软件园1期4栋615室
主办单位：国家集成电路设计深圳产业化基地
培训方式：线上线下参训
培训讲师：周剑扬，厦门大学教授，博士生导师。厦门大学电子工程系博士毕业，厦门华侨电子股份有限公司博士后，杜克大学电子与计算机博士后。主要从事微处理器设计、VLSI数字信号处理设计、AI算法与硬件加速器设计、高速高精度ADC设计等研究。主讲过本科课程《数字系统设计与实现》、《数字集成电路设计训练》和《嵌入式Linux系统编程训练》，研究生课程《高等计算机体系结构》、《VLSI电路与系统设计》、《复杂数字系统设计》等。先后主持过国家科技支撑计划项目课题、福建省科技重大专项专题项目、福建省科技重点项目等。承担过数十项横向项目，项目内容涵盖处理器设计、嵌入式系统设计、数字信号处理算法设计、数模混合集成电路设计、电磁场反演成像计算等领域。 近10年承担的科研项目合同经费超1500万元，发表数十篇SCI检索的学术论文。
联系人：郭俊志 手机/微信：13728982766
适合参加培训人员：数字集成电路设计工程师
具体培训内容与安排如下：
序号 | 授课内容 | 学时 |
1 | 复杂数字系统设计概述：首先，我们将从数字系统的基础讲起，阐述其核心组成部分和常见的构件，以及数字系统设计的基本方法。随后，我们将简要讨论几种典型复杂数字系统案例，归纳出设计过程中必须考虑的关键问题。最终，将介绍一些关于复杂数字系统设计的思路和工具。 | 2学时 |
2 | 高级综合方法在复杂数字系统设计中的应用：在复杂数字系统设计领域，确保设计的准确性与提高设计的效率是一项挑战。将结合高级综合方法，讨论算法的数据流和控制流分析，讨论流水线和并行方法，讨论循环展开技术，讨论调度方案设计，讨论存储架构，讨论层次化设计，讨论IP复用技术等。介绍如何利用高级综合工具进行设计空间探索，加速产品从概念到市场的转化过程。 | 2学时 |
3 | Bluespec System Verilog (BSV)语言： （1）理论内容：介绍BSV语法，突出BSV的语言特点。内容包括输入输出信号封装，可自动生成握手信号；可用复合数据类型来组织数据，提高代码可读性和可维护性；提供各种小型FIFO模块，在构成复杂的弹性流水线电路时，比Verilog更高效；可用顺序结构、瞬时结构、并行结构构成状态机，相比Verilog手动维护状态转移更加方便；支持多态，获得尽可能多的代码复用。BSV的语言特点决定了它适用于复杂数字系统设计和验证。 （2）实验内容：基于BSV设计的基础实验，熟悉软件环境使用。 | 6学时理论+6学时实验 |
4 | 复杂数字系统设计案例分析： 案例一：单周期RISC-V设计分析 案例二：Reed-Solomon解码器优化分析 | 2学时 |
5 | 复杂数字系统设计实验：四个实验组成，形成一个音频信号数字信号处理器（DSP）。 （1）实验一：FIR滤波器设计，用于去除不需要的频率。 （2）实验二：FFT模块设计，将信号从时域转换到频域。 （3）实验三：语音信号频谱迁移模块设计，实现音调调制。 （4）实验四：IFFT模块设计，将信号转换回时域。 在软件仿真器上验证实验代码。 | 6学时+4周线上实践指导 |
本次培训报名大于45人开班，50人截止，先到先得。报名方式：登录网站http://www.szicc.org.cn/-点击培训安排-报名-培训申请-提交-押金缴纳。报名信息经审核后将回复确认，一经确认，不能无故缺席，培训现场将实名签到。报名截止时间为12月2日。
