用心服务    全力创“芯”
菜单
首页 / 新闻通知 / 通知公告

关于开展数字芯片测试与可测试性设计培训的通知


  为提高深圳集成电路设计水平,增加企业研发人员与世界一流专家学习和对话的机会,国家集成电路设计深圳产业化基地将与工业和信息化部人才交流中心芯动力人才计划联合举办数字芯片测试与可测试性设计培训。本次培训特邀中国科学院计算技术研究所研究员、处理器芯片全国重点实验室副主任李华伟作为讲师。具体安排如下:

  培训费用公益培训

  以深圳企业名义报名,培训报名表需加盖公章,押金500元/次/人(原则上每家企业不超过3人),按时参加培训人员,将原渠道退回押金,若无故缺席则不退押金;

  若同一家企业报名人数大于3人,超出人数需在培训前按500元/次/人缴齐资料费(不需另交押金);

  以个人名义报名,培训费每人1000元(不需另交押金)。

  培训时间2024年6月13日-14日(周四-周五)

  培训地点深圳南山区科技中二路软件园一期四栋六楼615

  主办单位国家集成电路设计深圳产业化基地

  协办单位:工业和信息化部人才交流中心芯动力人才计划

  培训方式线下授课。

  培训讲师李华伟,中国科学院计算技术研究所研究员,处理器芯片全国重点实验室副主任,中国计算机学会(CCF)会士,国家科技创新领军人才。担任CCF集成电路设计专委主任(2024-)/秘书长(2020-2023),中国计量测试学会集成电路测试专委副主任兼秘书长(2018-),《IEEE Design & Test》、《IEEE TVLSI》、JCST等期刊编委。曾任CCF第8届容错计算专委主任(2016-2019)。主要从事集成电路设计自动化、数字电路测试/容错/安全、专用处理器自动设计等方向研究,发表学术论文300余篇。代表性成果获国家技术发明二等奖、北京市科技一等奖、CCF技术发明一等奖、中国质量技术一等奖、中科院杰出科技成就奖(荣誉)等。

  联系冯甜   手机/微信:17692416764

  适合参加培训人员芯片设计工程师

  具体培训内容与安排如下

时间

课程大纲

6月13(周四)

09:00-17:00

1.数字芯片测试基础

1.1.集成电路芯片生命期的测试技术

1.2.数字电路的故障模型

1.3.数字芯片测试综合EDA技术

2.模拟与测试生成

2.1.逻辑模拟

2.2.故障模拟

2.3.测试生成算法的理论基础

2.4.确定性测试生成算法

2.5.实用ATPG系统及优化策略

6月14(周五)

09:00-17:00

3.可测试性设计技术

3.1.可测试性分析

3.2.扫描设计

3.3.逻辑电路内建自测试

3.4.测试压缩

3.5.边界扫描与SOC测试

3.6.存储器内建自测试与自修复

4.EDA流程实训

依托国产DFT工具,介绍测试综合EDA流程,带领学员完成给定案例的可测试性设计和测试生成。

  本次培训报名大于50人开班,60人截止,先到先得。请有意参加培训者将盖章版报名表(见附件)于6月10日前发送至邮箱fengt@szsoftwarepark.com。报名信息经审核后将回复确认,一经确认,不能无故缺席,培训现场将实名签到。

  

  附件:报名表


相关附件:

附件:报名表.doc

分享到: