为提升深圳地区集成电路设计的专业水平，助力企业员工构建锁相环电路相关的基础架构，并树立集成电路设计宏观视野与全局观念。国家集成电路设计深圳产业化基地将举办关于开展高速数据与时钟恢复电路培训。本次培训特邀华侨大学信息科学与工程学院副教授杨骁作为讲师。
具体安排如下：
培训费用：公益培训
以深圳企业名义报名，培训报名表需加盖公章，押金500元/次/人（原则上每家企业不超过3人），按时参加培训人员，将原渠道退回押金，若无故缺席则不退押金；
若同一家企业报名人数大于3人，超出人数需在培训前按500元/次/人缴齐资料费（不需另交押金）；
以个人名义报名，培训费每人1000元（不需另交押金）。
培训时间：2024年11月13日-15日（周三-周五）9：00-17:30
培训地点：深圳市南山区深圳软件园1期4栋615室
主办单位：国家集成电路设计深圳产业化基地
培训方式：线上线下参训
培训讲师：杨骁，华侨大学信息科学与工程学院副教授、硕导，博士毕业于西安交通大学，加拿大金斯敦皇后大学访问学者。承担过福建省科技计划重点项目、厦门市科技计划项目、泉州市科技计划项目、福建省自然科学基金，发表集成电路设计相关论文40余篇，获授权发明专利3项。与厦门市集成电路设计企业合作密切，承担过厦门优迅、厦门迅芯、厦门元顺、厦门联创微电子等企业的横向项目。主要研究方向为模拟/RF集成电路设计，包括： 高速光纤通信接收前置放大器(TIA)、高速光纤通信CDR、高速Serdes、高速pipeline ADC、高精度Sigma-Delta ADC设计等。
联系人：冯甜 手机/微信：17692416764
适合参加培训人员：模拟/RF集成电路设计工程师
具体培训内容与安排如下：
序号 | 授课内容 | 学时 |
1 | 振荡器基本原理，设计要点，锁相环基本原理、系统建模、系统噪声拟合仿真方法；给出相关实例，学员进行实践验证。 | 8学时 |
2 | 基于TSMC 40nm CMOS PDK，对基本元器件特性，各种元器件的使用要点，以及相关版图设计要点进行介绍。 | 4学时 |
3 | 对PLL电路的各个核心模块的电路设计要求，电路基本原理，设计过程注意的关键点以及仿真方法进行介绍，主要包括PFD模块，电荷泵模块，多band VCO模块，高速预分频模块，数字分频模块，AFC模块，锁定检测模块等。给出相关实例，学员进行实践验证。 | 8学时 |
4 | 高速版图设计的要点分析、注意事项及后仿真的注意事项。理解整体电路工艺的设计规则、CDR、LVS及如何进行版图中寄生的提取。给出相关实例，学员进行实践验证。 | 2学时 |
5 | 整体电路仿真、仿真结果汇总及数据分析。TSMC 40nm CMOS PLL整体的电路设计、介绍电路设定、外围电路部分的说明。给出相关实例，学员进行实践验证。 | 2学时 |
6 | PLL整体设计、仿真及验证实训，给出相关实例，学员进行实践验证。 | 4周 （线上答疑） |
本次培训报名大于45人开班，50人截止，先到先得。线上线下参训报名方式：登录网站http://www.szicc.org.cn/-点击培训安排-报名-培训申请-提交-押金缴纳。报名信息经审核后将回复确认，一经确认，不能无故缺席，培训现场将实名签到。
