关于开展高速串行接口电路设计培训的通知

为提高深圳集成电路设计水平，增加企业研发人员与世界一流专家学习和对话的机会，深圳市产业园区综合服务中心（国家集成电路设计深圳产业化基地）将与北京芯行家科技有限公司联合举办高速串行接口电路设计培训。

具体培训安排如下：

培训费用：公益培训

培训时间：2025年12月15日-16日

主办单位：国家集成电路设计深圳产业化基地

协办单位：北京芯行家科技有限公司

培训方式：线下参训

培训讲师：

贾海昆，副教授，特别研究员，博士生导师。2009年本科毕业于清华大学微纳电子系，2015年博士毕业于清华大学微纳电子系。2015年至2016年在香港科技大学从事博士后研究工作，2016年至2019年在硅谷高速串行接口创业公司从事12/7nm高速串行接口设计工作。2019年9月入职清华大学集成电路学院，主要研究方向为高速串行接口技术和硅基毫米波/太赫兹集成电路设计，包括：112G/224G高速串行接口、HiPi D2D互连接口、高性能硅基太赫兹信号源、毫米波高速无线通信收发机阵列、低功耗混合信号基带解调技术、毫米波FMCW雷达、大规模毫米波/太赫兹相控阵等。作为负责人承担科技部重点研发计划课题、国家自然科学基金等科研项目。近五年发表学术期刊和国际学术会议论文100多篇，包括ISSCC、JSSC、TMTT、CICC等集成电路设计顶级学术会议与学术期刊。具体培训内容与安排如下：

Day1：

一、高速串行接口基础

1.1 高速串行接口基础

1.2 S参数、信道和信道模型

二、高速串行接口发射机设计

2.1 高速串行接口发射机架构

2.2 端接电路

2.3 发射驱动电路

2.4 发射预失真技术

2.5 发射带宽扩展技术

三、高速串行接口接收机设计

3.1 高速串行接口接收机架构

3.2 接收机模拟前端

3.3 比较器

3.4 连续时间线性均衡器

3.5 判决反馈均衡器

Day2：

四、时钟数据恢复电路

4.1 噪声源和时钟抖动

4.2 时钟数据恢复环路架构

4.3 相位检测器

4.4 相位插值器

4.5 时钟数据恢复电路抖动特性

五、时钟产生和传输网络

5.1 高速串行接口时钟架构

5.2 时钟传输网络

六、基于AMUX和ADMUX的高速SerDes设计

6.1 基于AMUX的高速SerDes发射机设计

6.2 基于ADMUX的高速SerDes接收机设计

本次培训报名大于50人开班，70人截止，先到先得。

【报名方式】：添加陈晓庄微信（13246678762），发送报名表。

报名信息经审核后将回复确认，一经确认，不能无故缺席，培训现场将实名签到。